Pengembangan Sirkuit Terpadu untuk Akselerator Convolutional Neural Network Berbasis Depthwise Separable Convolution dan Operand Isolation Multiplier

Abstract

Perkembangan teknologi telah mendorong peningkatan penggunaan aplikasi canggih seperti pengenalan wajah dan deteksi objek, yang sangat mengandalkan pemrosesan citra digital. Convolutional Neural Network (CNN) telah merevolusi pengolahan citra dengan kemampuan klasifikasi, deteksi, dan pengenalan objek secara presisi. Namun, peningkatan jumlah lapisan dan parameter pada CNN untuk mencapai akurasi tinggi juga membutuhkan efisiensi komputasi agar proses cepat dan efisien daya. Field-Programmable Gate Array (FPGA) muncul sebagai solusi potensial karena fleksibilitasnya dalam pemrosesan paralel masif. Penelitian ini menggunakan pendekatan eksperimental kuantitatif untuk mengembangkan akselerator CNN dengan metode Depthwise Separable Convolution dan Operand Isolation (OI) yang diterapkan pada berbagai metode multiplier (Shift and Add, Array, Dadda). Representasi data dioptimalkan menggunakan teknik Low-bit Data Quantization menjadi format fixed-point 8-bit untuk mengurangi kompleksitas komputasi dan penggunaan memori. Implementasi dilakukan pada platform FPGA Xilinx Kria KV260. Hasil penelitian menunjukkan bahwa DSC mengurangi parameter model sebesar 23% dengan penurunan penggunaan resource seperti LUT, Flip-flop, dan DSP yang signifikan dibandingkan dengan arsitektur standar. Penerapan OI pada Dadda Multiplier, berhasil mengurangi penggunaan DSP secara total dan meningkatkan efisiensi daya run-time mendekati arsitektur DSC dengan DSP. Hasil akurasi implementasi akhir sebesar 87.7% mampu memproses citra secara real-time